Controller
SSD 컨트롤러
단일 컨트롤러로 1.44MB ~ 16TB
2012년 세계 최초 2TB SSD를 구동한 컨트롤러 계보. 인터페이스 계층부터 직접 손댈 수 있기 때문에 단종 대응과 요구도 맞춤 설계가 가능합니다.
| 용량 범위 | 1.44MB ~ 16TB (단일 컨트롤러) |
|---|---|
| NAND | SLC · MLC · TLC · 3D NAND · STT-MRAM |
| 이력 | 세계 최초 2TB SSD (2012) · SK하이닉스 특허 계약 |
국방반도체 IP
완제품을 조립해 파는 회사와 완제품 안의 반도체를 설계하는 회사는 다릅니다. 팍스디스크는 SSD 컨트롤러·인터페이스·오류정정 IP를 직접 설계해 보유하고, 그 위에 방산 제품을 올립니다.
Localization timeline
컨트롤러 → 인터페이스 → 오류정정
저장장치 반도체를 국산화하는 순서는 정해져 있습니다. 팍스디스크는 세 단계를 모두 통과했습니다.
-
2012
세계 최초 2TB SSD — 자체 SSD 컨트롤러
팍스디스크가 개발한 SSD 컨트롤러로 세계 최초의 2TB SSD를 발표했습니다. 같은 해 SK하이닉스와 SSD 특허 계약을 체결했습니다.
근거 · V2 연혁 2012
-
2013
국산 SATA 6Gbps Link / Transport IP
국산 SATA 6Gbps Link/Transport 반도체 IP를 개발했습니다. 저장장치의 물리 인터페이스 계층을 국내 기술로 확보한 시점입니다.
근거 · V2 연혁 2013
-
2026
156-bit BCH ECC (t=156)
2nm 최신 공정에 사용 가능한 세계 최고수준의 BCH ECC 엔진 개발에 성공했습니다. 컨트롤러·인터페이스에 이어 오류정정까지 국산 IP로 채웠습니다.
근거 · 게시판 뉴스 2026-07-30 「t=156bit 세계 최고수준 BCH ECC 개발」
IP catalogue
보유 IP
헤드라인 사양입니다. 전체 데이터시트·매뉴얼·통합 가이드는 비밀유지계약 체결 후 제공합니다.
Interface IP
SATA 6Gbps Link / Transport
SATA Gen3 국산 인터페이스 IP
2013년 국산화한 SATA Gen3 Link/Transport 핵심 IP. 완제품 SSD의 성능과 호환성을 자체 기술로 보증하는 근거입니다.
| 규격 | SATA Gen3 (6Gbps) |
|---|---|
| 계층 | Link · Transport |
| 국산화 | 2013년 |
ECC
156-bit BCH ECC
t = 8 … 156 파라메트릭 BCH 코덱
NAND 플래시의 오류를 정정하는 ECC는 SSD 신뢰성의 마지막 방어선입니다. 정정강도와 섹터 크기를 파라미터로 조정할 수 있는 인코더/디코더를 drop-in RTL로 제공합니다.
| 코드 | Shortened BCH over GF(2^m), m = 13…24 |
|---|---|
| 정정강도 t | 8 … 156-bit |
| 섹터 크기 | 512 B … 1 MB |
| 데이터패스 | 8-bit 병렬, 1 byte/cycle 스트리밍 |
ECC
QC-LDPC 오류정정
3D NAND TLC / QLC용 연판정 오류정정
셀당 비트 수가 늘어난 고밀도 NAND에는 연판정(soft-decision) 오류정정이 필요합니다. inner QC-LDPC에 outer BCH와 CRC32를 결합해 정정 실패율을 낮추는 구조입니다.
| 코드 | Quasi-cyclic LDPC (lifting factor Z = 256) |
|---|---|
| 결합 구조 | inner QC-LDPC + outer BCH (t=8) + CRC32 |
| 코드레이트 | 0.897 (TLC) · 0.844 / 0.802 (QLC) |
| 디코더 | 2-tier — hard bit-flip → soft layered NMS |
Security IP
PBKDF2-HMAC 키 유도
비밀번호 → 암호 키, RFC 8018 하드웨어 엔진
보안 저장장치(SED)의 첫 단추는 비밀번호에서 암호 키를 안전하게 만들어내는 것입니다. HMAC 반복 연산으로 무차별 대입 공격 비용을 키우는 키 스트레칭을 소프트웨어 개입 없이 하드웨어에서 수행합니다.
| 표준 | RFC 8018 (PBKDF2) · RFC 2104 (HMAC) · FIPS 180-4 (SHA-2) |
|---|---|
| 알고리즘 | PBKDF2-HMAC-SHA-256 (SHA-512 옵션) |
| 용도 | KEK 생성 · 호스트 인증 · 데이터 암호화 키 준비 |
| 구현 | FPGA 구현 검증 (Intel/Altera Arria II GX) |
Security IP
AES-256 암호화
저장데이터 암호화 — 개발 로드맵
키 유도(PBKDF2) 후단에서 데이터를 암호화하는 AES-256 엔진입니다. 키 유도 → 암호화 → 오류정정으로 이어지는 저장장치 보안 데이터패스 전 구간을 국산 IP로 완성하기 위한 개발 로드맵 단계입니다.
| 상태 | 개발 로드맵 |
|---|---|
| 적용 표준 (목표) | FIPS 197 (AES) · IEEE 1619 (XTS) |
| 위치 | PBKDF2 키 유도 후단의 데이터 암호화 계층 |
Architecture
오류정정 엔진 구조
방산 고객은 문구보다 다이어그램을 신뢰합니다. 두 오류정정 엔진의 데이터 경로를 공개합니다.
Engagement model
IP는 카탈로그가 아니라 파트너십으로 팝니다
라이선스만 필요하신 경우부터 공동 개발까지, 필요한 지점에서 시작하실 수 있습니다.
- 01 IP 라이선스 — 검증된 IP를 그대로 라이선스합니다. 합성 가능 RTL과 검증 환경, 통합 가이드를 함께 제공합니다.
- 02 커스텀 개발 — 요구도에 맞춰 IP를 수정·확장합니다. 인터페이스 계층부터 직접 설계하므로 특수 요구도 수용이 가능합니다.
- 03 공동개발 · 국책과제 — 체계 요구도에 맞춘 반도체·펌웨어 공동 개발과 국책과제 참여를 수행합니다. 범위와 조건은 협의 후 결정합니다.
01
IP 라이선스
검증된 IP를 그대로 라이선스합니다. 합성 가능 RTL과 검증 환경, 통합 가이드를 함께 제공합니다.
02
커스텀 개발
요구도에 맞춰 IP를 수정·확장합니다. 인터페이스 계층부터 직접 설계하므로 특수 요구도 수용이 가능합니다.
03
공동개발 · 국책과제
체계 요구도에 맞춘 반도체·펌웨어 공동 개발과 국책과제 참여를 수행합니다. 범위와 조건은 협의 후 결정합니다.
제공 산출물
- 합성 가능한 Verilog RTL (인코더 · 디코더 · 정정 로직 · 래퍼)
- cycle-accurate 레퍼런스 모델 및 등가성 검증기
- 풀체인 테스트벤치 (clean / correct / UE / pad 벡터)
- 데이터시트 · 매뉴얼 · 통합 가이드 (NDA 후 제공)
검증 툴체인
Intel/Altera (Quartus)AMD/Xilinx (Vivado)ASIC — 공정 이식 가능 RTL
공정에 이식 가능한 RTL로 제공하므로, FPGA 시제부터 ASIC 양산까지 같은 소스를 사용합니다.
Why a defense programme picks us
국산 IP가 방산에서 갖는 의미
국산 IP — 수출통제에서 자유롭다
컨트롤러·인터페이스·오류정정 IP를 국내에서 설계·보유합니다. 해외 벤더의 라이선스 정책이나 수출통제에 사업 일정이 묶이지 않습니다.
장기 기술지원
체계의 수명주기는 10년 단위입니다. 2005년 PATA SSD부터 단종된 인터페이스를 지금까지 공급해 온 회사가 IP 지원도 같은 기준으로 이어갑니다.
20년 방산 납품 이력
IP만 파는 설계 회사가 아니라, 그 IP로 만든 제품을 K2·천궁-II·수리온·K-21에 납품해 온 회사입니다. 검증 경로가 이미 존재합니다.
이 설계 자산은 곧바로 제품이 됩니다 — 방산 SSD 라인업 보기 → · 탑재 실적 보기 →